Back
Back
Back
Back
Back
Back
010-3775-7456
info.kr@rigol.com
문의

BLOG

Let's empower Jitter test capabilities to meet engineer's requirements
2021-09-02
34
2

Let’s empower Jitter test capabilities to meet engineer’s requirements


지터는 타임베이스 에러로 알려진 용어로 전자 통신 분야에서 주기 신호와 실제 주기의 차이를 말하며 일반적으로 참조 클럭 신호와 동일합니다. 타임베이스 에러 디지털-아날로그 변환기의 아날로그 출력에 영향을 미칩니다. 통신 링크(USB, PCI-Express, SATA )에서는 특히 샘플링된 신호가 복원되는 동안에는 지터 바람직하지 않습니다. 모든 시간 변동 신호와 마찬가지로, 지터는 RMS, P-P변위 같이 정량화할 있으며, 스펙트럼 분포로 정량화할 수도 있습니다. 지터 주기는 신호의 피크 사이의 시간이 변하는 주기를 말합니다. 지터 주파수는 지터 주기의 역수입니다. 지터 주파수가 시스템에 거의 영향을 미치지 않는 경우 Low-level시스템 설계에서 무시할 있습니다. 샘플링된 디지털 신호는 복원  샘플링 클럭을 알아야 하며, 복원 지점에서 정보가 전달되지 않아 복원된 신호가 불완전해 지고, 실시간 시스템에서 왜곡이 더욱 심해질 있습니다. 지터는 디지털 노이즈 일종입니다. 지터의 주요 원인은 전기 신호 전송 시간이 다르기 때문입니다. 우리는 어떤 전송 라인이라도 캐패시턴스가 영향을 미친다는 것을 알고 있습니다. 캐패시턴스 효과는 디지털 신호의 전환 에지에 영향을 미치는 장애물입니다.(0에서 1, 1에서 0으로 상승/하강 시간). 그러나 전송 라인 자체의 캐패시턴스뿐만 아니라 라인간의 크로스토크 효과로 인해 라인 충전 시간이 방해받을 습니다. 이러한 신호 지연은 아날로그-디지털 변환기(ADC) 디지털-아날로그 변환기(DAC)에서 샘플링 복원 에러 발생시킵니다. 캐패시턴스 효과 외에도 전자파 간섭(EMI) 타임베이스 에러 지터를 유도할 있습니다. 따라서, 좋은 디지털 전송 라인은 다음 항목에 대해 설계되어야 합니다.

 

1. 라인 캐패시턴스
2.
라인 크로스토크
3.
전자파 간섭 방지
4.
전송라인 길이
5.
임피던스 매칭




image002.jpg


신호를 전송하는 외에도 클럭 신호의 부정확성이 지터를 유발할 수도 있습니다. 예를 들어 하드웨어의 심한 진동은 Quartz Oscillator본체에도 영향을 미치기 때문에 클럭 소스에 의해 생성되는 사각파가 이상 완벽한 사각파가 아닙니다. 경우 신호 전송에 지터가 없어도 클럭 식별에 오류가 있습니다. 상황은 타임베이스의 오류와 같을 수도 있습니다.


image004.jpg


RIGOL MSO8000 시리즈는 디지털 전송 설계에서 전체 지터 측정을 구현할 있는 적합한 장비이며, 아이 다이어그램 결과와 해당 지터 결과를 결합하기도 합니다. 지터 측정 항목은 시간 간격 지터와 사이클 지터 구분할 있으, 소프트웨어 기반 다용도 클럭 데이터 복구 알고리즘을 기반으로 유연한 지터 테스트 결과를 다른 수학적 관점에서 제시할 있습니다. MSO8000 연구 개발 단계에서 엔지니어의 역량을 강화하고 테스트 기능을 확장할 있는 가장 경제적인 도구입니다.

image006.png



2
RichScan
Hello, please log in or register first!
×
Submitted success, please pay attention to check the email!
OK
I'll sign up
*Name:
*Phone:
*Country:
City:
*Company:
*Email:
*Model:
*Serial Number:
+
*Date of purchase:
*Verify:
NEWS

공유

Share RIGOL

거점

의견